المنظم الرقمي للتسرب باستخدام الجهد الكهربائي المنخفض

اقرأ في هذا المقال


أهمية المنظم الرقمي للتسرب باستخدام الجهد الكهربائي المنخفض

في السنوات الأخيرة، تم تطوير “تصميم الدوائر المتكاملة” (IC) للمنتجات الإلكترونية القابلة للارتداء في اتجاه الجهد المنخفض للغاية واستهلاك الطاقة المنخفض للغاية والتكامل العالي، كما أن أهم قضايا “المنتجات الإلكترونية” القابلة للارتداء هي المساحة الصغيرة وانخفاض استهلاك الطاقة، خاصةً في نظام إدارة الطاقة؛ فإنه يوجد نوعان من دوائر الطاقة لتوفير الجهد المطلوب لإمداد الطاقة، وهما محولات التبديل والمنظمين منخفضي التسرب (LDOs).

كما أن ميزة (LDO) هي أنها لا تتطلب محاثات إضافية مثل تبديل المحولات الكهربائية، لذلك؛ فهي مناسبة للتكامل في شريحة، حيث أن مسألة أخرى مهمة هي استهلاك الطاقة، لذلك يمكن إعطاء استهلاك الطاقة للدائرة الكهربائي على النحو التالي:

8.3375-300x64

حيث أن:

(CLD): هو السعة المكافئة للحمل.

(VDD): هو جهد التغذية.

(f): هو تردد التشغيل.

(Ioff): هو تيار الاستعداد.

وفقاً للصيغة الرياضية السابقة؛ فإن الطريقة الأكثر فعالية لتقليل استهلاك الطاقة هي تقليل جهد الإمداد (VDD)، وذلك لتمديد وقت استخدام المنتجات الإلكترونية القابلة للارتداء، وذلك كما هو موضح في الشكل التالي (1)، بحيث يشتمل النظام على شريحة (SoC) الخاص بمنتج إلكتروني يمكن ارتداؤه على دارات تناظرية ورقمية ومختلطة ودوائر تردد راديوي مختلفة.

yang1-3128948-large-300x155

كما يعتبر (LDO) أكثر ملاءمة لدوائر الطاقة المنخفضة للغاية من محول التبديل لأنه يتميز بمزايا مساحة الرقاقة الصغيرة وتعقيد الدائرة المنخفضة وتموج الجهد الناتج المنخفض، وذلك كما هو مبين في الشكل التالي (2)، بحيث يتكون (LDO) التناظري التقليدي من مضخم الخطأ (EA) وقوة (MOS) ومقاومتي ردود فعل (Rfb1 و Rfb2) ومكثف تحميل (CL) ومقاومة سلسلة مكافئة (RESR) بالتوازي مع مقاوم الحمل (RL).

كما تتقوم العملية بتنفيذ الخطوات التالية بالترتيب:

أولاً: يقارن (EA) خطأ الجهد بين جهد التغذية المرتدة (VFB) والجهد المرجعي (VREF) لتوليد إشارة جهد تناظرية (VG) للتحكم في الطاقة (MOS).

ثانياً: يتم إنشاء تيار إخراج مطابق لتنظيم جهد الخرج عن طريق ضبط جهد (VG) الخاص بقدرة (MOS).

ونظراً لعدم وجود تأثير للمفتاح، بحيث يكون جهد خرج (LDO) أكثر استقراراً من محول التبديل، ومع ذلك نظراً لحد من عتبة الجهد (VTH) وارتفاع الجهد؛ فإنه يصعب تصميم (LDO) التناظري التقليدي في أنظمة الجهد المنخفض للغاية، وعلى العكس من ذلك، يمكن تصميم (LDO) الرقمي بسهولة في نظام الجهد المنخفض للغاية.

yang2-3128948-large-300x137

هيكل الدائرة ومبدأ التشغيل لـ AD-LDO المقترح

يوضح الشكل التالي (3) بنية الدائرة الخاصة بـ (LDO) الرقمي غير المتزامن المقترح والذي يتكون من حلقة التحكم الرقمي غير المتزامن ومجموعة (PMOS) للقدرة الكهربائية، بحيث تتكون الدائرة بأكملها من حلقة مغلقة الطور (PLL) ومنظم تبديل و (LDO) رقمي غير متزامن. تم تصميم دائرة الضبط الخشنة باستخدام (LDO) الرقمي غير المتزامن، كما ويتم تحقيق دائرة الضبط الدقيق باستخدام منظم التبديل.

ومع ذلك؛ فإن (AD-LDO) المقترح يستخدم فقط (LDO) الرقمي غير المتزامن لإكمال الضبط الخشن والدقيق للقفل، وبالتالي يمكن أن يوفر هذا الكثير من مساحة الرقاقة واستهلاك الطاقة.

yang5-3128948-large-300x163

أيضاً يتم تحويل فرق الجهد الكهربائي بين الجهد المرجعي (VREF) والجهد الناتج (VOUT) إلى مجموعة الرموز الرقمية من خلال وضع الضبط المزدوج في حلقة التحكم الرقمية غير المتزامنة، بحيث تتحكم مجموعة الرموز الرقمية في صفيف (PMOS) للطاقة اللاحقة لشحن جهد الخرج (VOUT).

لذلك، يتم تنظيم جهد الخرج، وبالإضافة إلى ذلك  تشير وظيفة النقل إلى أن (LDO) الرقمي كنظام تغذية مرتدة من الدرجة الأولى، لذلك يحتوي (AD-LDO) المقترح على هامش طور كافٍ للحفاظ على الدائرة في حالة مستقرة، وفيما يلي مبادئ التشغيل النسبية وبنية الدائرة لحلقة التحكم الرقمي غير المتزامن ومجموعة (PMOS) للطاقة.

مفهوم تصميم وضع الضبط المزدوج

يوضح الشكل التالي (4) مبدأ التشغيل الخاص بوضع الضبط الخشن ووضع الضبط الدقيق ووضع الضبط المزدوج، كما يستخدم (LDO) الرقمي التقليدي فقط وضع الضبط الخشن أو وضع الضبط الدقيق لتتبع الجهد المرجعي، خاصةً إذا تم تحديد وضع الضبط الخشن؛ فإنه يتمتع بميزة القفل السريع، لكن جهد الخرج له تموج جهد كبير بعد القفل

وعلى العكس من ذلك إذا تم تحديد وضع الضبط الدقيق؛ فسيكون وقت التتبع أطول، لكن جهد الخرج سيكون أكثر استقراراً بعد القفل، وبناءً على ما سبق تعتمد (AD-LDO) المقترحة وضع الضبط المزدوج لتحقيق قفل سريع وخصائص تموج جهد الخرج المنخفض.

yang6abc-3128948-large-202x300

حلقة التحكم الرقمي غير المتزامن

تتكون حلقة التحكم الرقمية غير المتزامنة من حلقة تحكم غير متزامنة ثنائية الاتجاه (SBACL) وجهاز حالة محدودة (FSM) وبيانات (MUX) وكاشف ذروة وسجل بيانات، بحيث يوضح الشكل التالي (4) هيكل دائرة كاشف الذروة، كما وتتكون الدائرة من عاكسين لهما جهد عتبة منطقي مختلف وبوابات منطقية رقمية، و عندما تكون إشارة الوضع عالية، يعمل كاشف الذروة في وضع الضبط الخشن.

لذلك لن تقوم هذه الدائرة بتنشيط وظيفة الكشف، وعلى العكس من ذلك عندما تكون إشارة الوضع منخفضة؛ فهذا هو وضع الضبط الدقيق، خاصةً إذا تجاوز جهد التغذية المرتدة (VFB) نطاق الجهد المحدد لعكسين؛ فإن (XNOR) سينتج مستوى عالٍ، وفي الوقت نفسه، تكون إشارة الوضع منخفضة ويتم إنشاء إشارة نبضية (إعادة تعيين) بعد تشغيل البوابة المنطقية اللاحقة، بحيث يتم توفير إشارة إعادة الضبط للنظام لإعادة تشغيل وضع الضبط الخشن.

yang7-3128948-large-300x76

حلقة التحكم غير المتزامن ثنائية الاتجاه المحولة (SBACL)

كما هو مبين في الشكل (3)، يتكون (SBACL) من عاكس الرأس (HR) ووحدات (MACU) والعاكس الطرفي (TR)، بحيث يتم استخدام الموارد البشرية و (TR) كحدود (SBACL)، كما يوضح الشكل التالي (6) بنية دارة (MACU)، وذلك عندما تكون إشارة الأسلوب عالية، بحيث يكون (SBACL) في وضع الضبط التقريبي.

yang8-3128948-large-300x165

كما يظهر المقارنة بين (MACU) في الشكل التالي (7) وهو عبارة عن هيكل مقارن بساعة.، بحيث يتم تشغيل مقارن (MACU) بواسطة الإشارة الأمامية للمرحلة السابقة لمقارنة فرق الجهد بين (VREF|) و (VOUT) ويتم إرسال إشارة الخرج الناتجة إلى خرج (CTSN) الخاص بـ (DFF_C)، ثم أرسل إشارة (CTSN) إلى(CMQN) عن طريق تحديد(2–1 MUX)، وذلك للتحكم في حجم (PMOS) الكبير اللاحق للتأمين السريع.

yang9-3128948-large-300x188

وعلاوة على ذلك، يتم إرسال إشارة خرج (2-1 MUX CMQN) وإشارات الخرج (CMQN + 1) و (CMQN + 2) من المرحلتين التاليتين إلى(State-MUX) كإشارات اختيار. كما هو مبين في الجدول التالي، بحيث يقوم (MACU) بتمرير الإشارة الأمامية إلى المرحلة التالية (MACU) أو الإشارة الخلفية إلى المرحلة السابقة (MACU) عن طريق تحديد مجموعة الإشارات.

yang.t1-3128948-large-300x218

وكما هو موضح أعلاه، ستقوم كل مرحلة من مراحل (MACU) بنفس العملية حتى يكمل (SBACL) عملية الضبط التقريبي، وبعد اكتمال عملية الضبط التقريبي، تحفظ وحدات (DFF_Cs) الخاصة بوحدات (MACU) الرموز الرقمية للضبط الخشن ثم تدخل في وضع الضبط الدقيق، وعندما تكون إشارة الوضع منخفضة؛ فإنه يكون (SBACL) في وضع الضبط الدقيق.

المصدر: H. Danneels, K. Coddens and G. Gielen, "A fully-digital 0.3 V 270 nW capacitive sensor interface without external references", Proc. ESSCIRC, pp. 287-290, Sep. 2011.W. B. Yang, S. J. Xie and I. T. Chuo, "A 0.3 V 1 kb sub-threshold SRAM for ultra-low-power application in 90 nm CMOS", Proc. 27th Int. Tech. Conf. Circuit/Syst. Comput. Commun. (ITC-CSCC), pp. 15-18, Jul. 2012W.-B. Yang, C.-H. Wang, I.-T. Chuo and H.-H. Hsu, "A 300 mV 10 MHz 4 kb 10T subthreshold SRAM for ultralow-power application", Proc. Int. Symp. Intell. Signal Process. Commun. Syst., pp. 604-608, Nov. 2012.C. E. Hsieh and S. I. Liu, " A 0.3 V 10bit 7.3 fJ/conversion-step SAR ADC in \$0.18~mutext{m}\$ CMOS ", Proc. IEEE Asian Solid-State Circuits Conf. (A-SSCC), pp. 325-328, Nov. 2014.


شارك المقالة: