جهاز توليف التردد الرقمي PLL 

اقرأ في هذا المقال


لقد تحسن أداء الحلقات المقفلة الطور التماثلية “PLLs” بشكل مطرد مع ترددات التشغيل التي تمتد إلى “8 جيجاهرتز” وما بعده، حيث في الآونة الأخيرة ظهرت “PLLs” الرقمية القائمة على التوليف الرقمي المباشر “DDS” كبدائل في تطبيقات معينة.

مكونات جهاز توليف التردد الرقمي PLL:

يشتمل مُركب التردد ذو الحلقة المغلقة “PLL” على كاشف طور يستقبل إشارة مرجعية ومذبذب متحكم فيه، على سبيل المثال مذبذب يتم التحكم فيه بالجهد ومتصل بكاشف الطور، حيث يولد إشارة ناتج تردد مركبة بناءً على إشارة مرجعية، وخلاط فعلى سبيل المثال مُشَكِّل على الطور والتربيع “IQ” متصل بالمذبذب المتحكم فيه، ومقسم متصل بين الخلاط وكاشف الطور ومصدر إشارة يقود الخلاط، كما يحتوي مُركب وطريقة التردد على خطوات تردد ضيقة فعلى سبيل المثال منخفضة مثل كسور هيرتز أثناء استخدام تردد مرجعي مرتفع نسبياً؛ للحفاظ على ضوضاء منخفضة الطور.

علاوة على ذلك، يتم تحقيق دقة ضبط التردد الدقيق مع تقليل اهتزازات الناتج واستخدام طوبولوجيا بسيطة نسبياً، كما يكتسب مُركب التردد “RF” الرقمي “PLL” اسمه من حقيقة أنّه يستخدم تقنيات رقمية للتحكم في التردد الناتج، ويستخدم المركب الرقمي “PLL” مقسماً رقمياً يتم وضعه بين “VCO” وكاشف الطور، ونظراً لأنّ المقسم يستخدم تقنيات رقمية، فمن الممكن تغيير نسبة تقسيم الحاجز وبالتالي تغيير الإنتاج من جهاز المزج ذو الحلقة المغلقة الطور.

يُعد جهاز التوليف الرقمي “PLL” مفيداً بشكل مناسب؛ لأنّه يمكن تنظيمه والتحكم فيه من خلال مجموعة من الخطوط الرقمية، وكما يمكن أن يتكون من معالج دقيق أو وحدة تحكم، وبهذه الطريقة يمكن زيادة درجات كبيرة من الوظائف إلى أي نظام يعتمد المركب الرقمي “PLL”.

  • “DDS” هي اختصار لـ “Digital Direct Synthesis”.
  • “PLL” هي اختصار لـ “phase lock loop”.
  • “RF” هي اختصار لـ “Radio frequency”.
  • “VCO” هي اختصار لـ “voltage-controlled oscillator”.
  • “IQ” هي اختصار لـ “In phase Quadrature”.

أساسيات المزج الرقمي:

طور العلماء مُركب تردد متطور مغلق الطور “PLL” يمكنه خفض استهلاك الطاقة بشكل كبير، كما يمكن أن يكون “PLL” الرقمي هذا بمثابة لبنة بناء جذابة لتقنية “Bluetooth” منخفضة الطاقة “BLE” وغيرها من التقنيات اللاسلكية؛ لدعم مجموعة واسعة من تطبيقات إنترنت الأشياء “IoT”، وباعتبارها لبنة أساسية لأنظمة الاتصالات اللاسلكية، يجب أن تفي أجهزة توليف التردد بالمتطلبات الصعبة.

على الرغم من أنّ أجهزة توليف التردد التماثلية “PLL” كانت هي المعيار لسنوات عديدة، فإنّ المهندسين في صناعة إنترنت الأشياء يوجهون اهتمامهم بشكل متزايد إلى ما يسمى بـ “PLLs” الرقمية “DPLLs” لتحقيق تشغيل منخفض الطاقة للغاية، وتُستخدم الفواصل أو العدادات القابلة للبرمجة في العديد من مجالات الإلكترونيات، بما في ذلك العديد من تطبيقات التردد اللاسلكي، ويأخذون قطاراً نبضياً ويعطون قطاراً أبطأ.

في القسمة على دائرتين، يتم تقديم نبضة واحدة فقط لكل دائرتين يتم تغذيتهما وما إلى ذلك، حيث بعضها ثابت بنسبة توزيع واحدة فقط والبعض الآخر يمكن برمجته، ويمكن إدخال المعلومات الرقمية أو المنطقية فيها لتعيين نسبة القسمة، وعند إدخال الحاجز إلى الدائرة تبقى حلقة القفل الطور “PLL” تحاول تقليل فرق الطور بين الإشارتين اللتين تدخلان في مقارنة الطور.

وعندما تكون الدائرة في حالة القفل تُعد كلتا الإشارتين اللتين تدخلان في وضع المقارنة متماثلة تماماً في التردد، ولكي يكون هذا صحيحاً يجب اعتماد مذبذب الجهد الذي يتم التحكم فيه بتردد يساوي تردد مقارنة الطور مضروباً في نسبة الانقسام، كما أنّه إذا تم تعديل نسبة القسمة بواحد، فيجب على مذبذب التحكم في الجهد أن يتغير إلى المضاعف التالي للتردد المرجعي، وهذا يدل على أنّ تردد خطوة المركب يساوي التردد الذي يدخل المقارنة.

  • “BLE” هي اختصار لـ “Bluetooth Low Energy”.
  • “IoT” هي اختصار لـ “Internet of Things”.
  • “DPLLs” هي اختصار لـ “Digital Phase Locked Loop”.

زيادة خطوة التردد:

يمكن أن يُلاحظ من تشغيل مُركب التردد الرقمي الأساسي، أنّ تردد الخرج هو “n” أضعاف تردد مقارنة الطور، حيث “n” هي حصة القسمة، كما أنّ تعديل نسبة القسمة بواحد هو أصغر تغيير يمكن إجراؤه في التردد، ونتيجةً لذلك يمكن ملاحظة أنّ أصغر تعديل يمكن القيام به في التردد يساوي تردد المقارنة، أي تردد كاشف الطور، وفي التنسيق الأساسي لمركب التردد الرقمي هذا يساوي التردد المرجعي.

تحتاج معظم أجهزة التوليف إلى أن تكون تمتلك القدرة على التقدم بزيادات أصغر بكثير إذا كان لها أي فائدة، حيث غالباً ما تكون أحجام الخطوات من “10 كيلو هرتز” أو “25 كيلو هرتز” مطلوبة، وحيث يعمل الراديو ضمن قنوات مجموعة مختلفة، وبالنسبة لأجهزة الراديو التي تحتاج إلى ضبط مستمر، فقد تكون أحجام الخطوات “100 هرتز” أو أقل مطلوبة.

لتحقيق ذلك، يجب تقليل تردد المقارنة، حيث يتم تحقيق ذلك عادةً عن طريق تشغيل المذبذب المرجعي بتردد “ميجاهيرتز” أو نحو ذلك، وبعد ذلك تقسيم هذه الإشارة إلى التردد المطلوب باعتماد مقسم ثابت وبهذه الطريقة يمكن الحصول على تردد مقارنة منخفض، كما تعمل المذبذبات المرجعية عادةً على ترددات تساوي تقريباً بضعة ميجاهرتز، وغالباً ما تكون “5 ميجاهرتز” أو “10 ميجاهرتز”؛ لأنّ الأداء في هذه الترددات يكون أفضل ويمكن تحقيق حجم البلورة.

يعطي اعتماد مقسم التردد بعد المولد المرجعي تردد مقارنة الطور المنخفض مع الإتاحة للمذبذب المرجعي باعتماد تردد صحيح وغالباً حوالي “10 ميجاهرتز”، وعند تحسين مُركِّب رقمي بتردد مرجعي منخفض فهذا يدل على أنّ المقسم القابل للبرمجة له ​​كمية تقسيم أعلى بكثير؛ لأنّه يتطلب الانقسام من تردد الإنتاج إلى تردد المقارنة الأقل، كما يمكن أن يؤدي ذلك إلى حدوث مشكلات تتعلق بالتأخيرات من خلال الحاجز بالإضافة إلى ضوضاء المرحلة العالية وما شابه.

الفرق بين PLLs التماثلية والرقمية:

تتوفر مجموعة كبيرة من “PLLs” التماثلية الجاهزة للاستخدام، كما أنّها تحظى بشعبية في تطبيقات الراديو الأمامية، وعادةً ما تكون الحلقات الرقمية المغلقة الطور أصغر من “PLLs” التماثلية، بسبب كاشف الطور الرقمي ومرشح الحلقة، ومع ذلك تحتوي كل من “PLLs” التماثلية و”PLLs” الرقمية على عناصر تمثيلية، وبالتالي كلا النوعين “PLL”:

  • يضع حداً أدنى صارماً لجهد الإمداد، حيث تتطلب الدوائر التماثلية أن تبقى معظم الترانزستورات في منطقة التشبع، وقد لا تكون بعض عمليات الجهد المنخفض، مثل قرب العتبة ممكنة حتى مع التماثلية لإنتاج الحجم الكبير.
  • حساسة للغاية للضوضاء في العمليات ذات الجهد المنخفض.
  • لا تتسع بشكل جيد مع عقد عملية أصغر.
  • تتوفر عملية تطوير مطولة بسبب التنفيذ التماثلي.

نتيجة عملية التطوير المطولة هي أنّ كلا من “PLLs” التماثلية وحلقات “phase locked” الرقمية يتم شراؤها بشكل أساسي من عائلات المنتجات الجاهزة، ونظراً لحدود توفرها يجب على فرق تصميم الشرائح في كثير من الأحيان تخصيص شرائحهم لعنوان “IP” المتاح، وكذلك الاستقرار على عقد العملية الأقدم بناءً على توفر “IP”.

ملاحظة:“IP” هي اختصار لـ “Internet Protocol”.

جميع PLLs الرقمية:

لا تحتوي جميع “PLLs” الرقمية على قيود جهد الإمداد لنظيراتها التماثلية “PLL” والتماثلية الهجينة الرقمية “PLL”، كما أنّها قابلة للتركيب بالكامل، بحيث يمكن تخصيصها وتنفيذها في العمليات عبر جميع المسابك، بالإضافة إلى عقد العمليات غير القياسية في جزء صغير من وقت “PLLs” التماثلية.

المصدر: Digital PLL Frequency SynthesizerThe Fundamentals of Phase Locked Loop Frequency SynthesizersDirect digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methodsDifference-Equation-Based Digital Frequency Synthesizer


شارك المقالة: