اقرأ في هذا المقال
- ما هي الدوائر المتكاملة محددة التطبيقات ASIC
- خصائص الدوائر المتكاملة محددة التطبيقات ASIC
- كيفية تصميم ASIC
- مصفوفة البوابة المعتمدة على ASIC
يمكن تصنيع (ASIC) مسبقاً لتطبيق خاص أو يمكن تصنيعه حسب الطلب وعادةً باستخدام مكونات من مكتبة “المكونات الأساسية” لتطبيق عميل معين، وتستخدم (ASICs) في مجموعة واسعة من التطبيقات بما في ذلك التحكم في الانبعاثات التلقائية والمراقبة البيئية والمساعدات الرقمية الشخصية (PDAs).
ما هي الدوائر المتكاملة محددة التطبيقات ASIC
الدوائر المتكاملة محددة التطبيقات (ASIC): هي عبارة عن شريحة صغيرة مصممة لتطبيق خاص مثل: نوع معين من بروتوكول الإرسال أو جهاز كمبيوتر محمول باليد، كما يمكن مقارنتها بالدوائر المتكاملة العامة مثل: المعالج الدقيق وشرائح ذاكرة الوصول العشوائي في جهاز الكمبيوتر.
- “PDAs” هي اختصار لـ “Personal Digital Assistant”.
- “ASIC” هي اختصار لـ “Application Specific Integrated Circuits”.
خصائص الدوائر المتكاملة محددة التطبيقات ASIC
- على الرغم من أنّ تكلفة تصميم (ASIC) مرتفعة جدًا، إلّا أنّها يمكن أن تكون فعالة من حيث التكلفة للعديد من التطبيقات كبيرة الحجم، خاصةً عندما يمكن دمج جزء كبير من نظام ضخم في دائرة (ASIC) واحدة ممّا يقلل بشكل كبير من عدد المكونات الخارجية.
- ساعد (ASIC) في إحداث ثورة في التكنولوجيا من خلال تقليل حجم المنتجات الإلكترونية وزيادة كثافة البوابات المنطقية لكل شريحة.
- بعض الأمثلة على (ASIC) يمكن أن تكون وحدة المعالجة المركزية (Intel) أو (Bitcoin ASIC).
كيفية تصميم ASIC
أولاً: التصميم المخصص الكامل
في حالة (ASICs) المخصصة بالكامل، يتم تخصيص بعض طبقات المواقع أو جميعها في بعض الأحيان، حيث عادة ما يستغرق تصنيع هذا النوع من (ASIC) حوالي (8 أسابيع)، وهناك حاجة إلى بطاقات (ASIC) المخصصة بالكامل فقط عندما:
- لا توجد مكتبات مناسبة أو مكتبات موجودة ليست بالسرعة الكافية.
- تستهلك الخلايا المصممة مسبقًا المتوفرة طاقة أكثر ممّا هو مسموح به.
- مساحة الخلايا المتاحة كبيرة جدًا أو أنّ التقنية جديدة ولا توجد مكتبات بعد.
1- مزايا ASIC المخصصة الكاملة
- تصنيعها هو الأرخص، بما أنّ مساحتها أصغر.
- تقديم أعلى سرعة.
2- عيوب ASIC المخصصة الكاملة
- زيادة التعقيد.
- زيادة أوقات التصميم.
- تكلفة تصميم أعلى.
- مخاطر أعلى.
ثانيًا: التصميم شبه المخصص
المجموعة الأولى من (ASICs) شبه المخصصة هي (CBICs) القائمة على الخلايا القياسية والتي تستخدم خلايا منطقية مصممة مسبقًا تسمى الخلايا القياسية، ويتم إنشاء الخلايا القياسية للمكتبة المستخدمة في تصميم (ASIC) المستند إلى الخلية القياسية شبه المخصصة باستخدام منهجية تصميم مخصصة بالكامل.
وكذلك إنّها تضمن نفس الأداء والمرونة ولكنها تقلل الوقت والمخاطر وبالتالي يحدد مصمم (ASIC) فقط وضع الخلايا القياسية أثناء تصميم (ASICs) القائمة على الخلايا القياسية (S)، ويتم بناء الكتل المرنة في (CBIC) من خلال المبادئ التالية:
- يتم بناء الخلايا القياسية مثل الطوب الصغير في الجدار.
- تتناسب مجموعات الخلايا القياسية أفقيًا لتشكيل الصفوف.
- يتم إنشاء الكتل المرنة عن طريق تكديس الصفوف رأسياً أي إعادة تشكيلها أثناء التصميم.
- ترتبط الكتل المرنة بكتل خلية قياسية أخرى أو كتلة مخصصة كاملة.
في هذا النوع من (ASICs) شبه المخصصة (CBIC) يتم تخصيص جميع طبقات الغطاء أي الترانزستورات والوصلة البينية، وتستغرق عملية التصنيع عادة (8) أسابيع وفي هذا النوع من (ASICs) يمكن تضمين الكتل المخصصة.
ملاحظة:“CBIC” هي اختصار لـ “Cell based ASICs”.
1- مزايا ASIC شبه المخصصة
- توفر الوقت والمال وتقلل من المخاطر.
- يمكن تحسين الخلايا القياسية هذه بشكل فردي حسب المنطقة أو الطاقة أو السرعة.
2- عيوب ASIC شبه المخصصة
- يستغرق تصميم مكتبة خلوية قياسية وقتًا طويلاً ومالًا.
- زيادة الوقت اللازم لتصنيع جميع طبقات الرقاقة للتصميم الجديد.
مصفوفة البوابة المعتمدة على ASIC
في مصفوفة البوابة المعتمدة على (ASIC)، يتم تصميم الترانزستورات وتصنيعها على رقاقة من السيليكون لكن الوصلات البينية ليست ملفقة، والمصفوفة الأساسية هي نمط محدد مسبقًا من الترانزستورات على مصفوفة البوابة.
أصغر عنصر يتكرر في شكل مصفوفة بوابة يسمى الخلية الأساسية، وفقط الطبقات القليلة العلوية من الوصلات المعدنية التي تحدد الترابط بين الترانزستورات، كما يمكن تحديدها من قبل المصمم باستخدام أقنعة مخصصة، وعادةً ما تسمى هذه “مصفوفة البوابة المقنعة” (MGA)، وتستغرق صناعة هذا النوع من (ASIC) وقتًا أقل عادةً من بضعة أيام إلى أسبوعين.
تستخدم مصفوفة البوابة أو مصفوفة البوابة المقنعة أو مصفوفة البوابة المحددة مسبقًا وحدات ماكرو لتقليل وقت الاستجابة وتشتمل على مصفوفة أساسية مصنوعة من خلية بدائية أو خلية أساسية، وهناك ثلاثة أنواع من مصفوفات البوابة:
أولا: مصفوفات البوابة الموجهة
- في مصفوفة البوابة الموجهة فقط، يتم تخصيص الاتصال البيني وتستخدم مسافات محددة مسبقًا بين صفوف الخلايا الأساسية.
- تستغرق مهلة التصنيع ما بين يومين إلى أسبوعين.
- هذا مشابه جدًا لـ (CBIC)، ولكن بالمقارنة مع (CBIC) فإن المساحة هنا ثابتة.
- في مصفوفة البوابة الخالية من القنوات، والتي تسمى أيضًا مصفوفة البوابة الخالية من القنوات أو مصفوفة بحر البوابات أو مصفوفة (SOG)، يتم تخصيص بعض طبقات الغلاف القليلة الأولى فقط للتوصيل البيني.
- أكبر ميزة لمصفوفات البوابة الموجهة هي وجود مساحة خاصة للتوصيل البيني.
- أكبر عيب لهذا النوع من المصفوفات هو أنّه على سبيل المثال مقارنة بمساحة (CBIC) لا يمكن ضبطه.
ملاحظة:“MGA” هي اختصار لـ “masked gate array” و”SOG” هي اختصار لـ “sea-of-gates array”.
ثانياً: مصفوفات البوابة الخالية من القنوات
الاختلافات الرئيسية بين مجموعة البوابة غير المتغيرة ومجموعة البوابة الموجهة:
- لا توجد مناطق محددة مسبقًا مخصصة للتوجيه بين الخلايا على مصفوفة بوابة لا مثيل لها.
- باستخدام منطقة من الترانزستورات للتوجيه في مصفوفة غير متغيرة، لا يتم إجراء أي اتصالات للأجهزة الموجودة تحتها، أي ببساطة ترك الترانزستورات غير مستخدمة.
- إنّ مقدار المنطق الذي يمكن تنفيذه في منطقة سيليكون معينة أعلى بالنسبة لمجموعة البوابة الخالية من القنوات أي الكثافة المنطقية.
- في مصفوفة البوابة غير المقيدة، يتم تخصيص مواقع الاتصال ولكن لا يتم تخصيصه عادةً في مجموعة بوابة موجهة، وهذا يؤدي إلى خلايا أكثر كثافة في البنى الخالية من القنوات.
- في مصفوفة بوابة غير مستخدمة، يتيح لنا تخصيص طبقة الاتصال زيادة كثافة خلايا مصفوفة البوابة لأنّه يمكن التوجيه عبر الجزء العلوي من مواقع الاتصال غير المستخدمة.
مزايا مصفوفات البوابة الخالية من القنوات
- كثافة المنطق أعلى.
- طبقات الاتصال مخصصة.
2- عيوب مصفوفات البوابة الخالية من القنوات
- لا توجد منطقة محددة للتوجيه.
- لا يمكن استخدام مصفوفات الترانزستورات المستخدمة في التوجيه لأي غرض آخر.
ثالثاً: مصفوفات البوابة الهيكلية
- تجمع مصفوفة البوابة الهيكلية بين بعض ميزات (CBICs) و(MGAs).
- واحدة من أكبر عيوب (MGA) هي خلية قاعدة مصفوفة البوابة الثابتة، وهذا يجعل تنفيذ الذاكرة على سبيل المثال غير فعال أو صعب.
- في مصفوفة البوابة الهيكلية، والتي تسمّى أيضًا “مصفوفة البوابة المضمنة” أو “الشريحة الرئيسية” أو “الصورة الرئيسية”، يتم تخصيص الاتصال البيني فقط ويمكن دمج الكتل المخصصة ويمكن أن يستغرق التصنيع من يومين إلى أسبوعين.
كما رأينا أعلاه، الدائرة المتكاملة الخاصة بالتطبيق (ASIC) هي دائرة متكاملة غير قياسية مصممة لاستخدام أو تطبيق محدد، وعادةً ما يتم تصميم (ASIC) لمنتج سيكون له عملية إنتاج كبيرة ويحتوي على جزء كبير من الإلكترونيات اللازمة في دائرة متكاملة واحدة، وتكون تكلفة تصميم (ASIC) نتيجةً لذلك عالية جدًا، وبالتالي يتم استخدام (ASICs) عادةً للمنتجات ذات الحجم الكبير.
